大多數(shù)情況下，現(xiàn)代電子系統(tǒng)設(shè)計包括設(shè)計各種元器件或者彼此隔離度較近的系統(tǒng)。IC 的設(shè)計和管腳輸出是由芯片上的電路位置決定的。封裝設(shè)計師采用“扔過墻”的芯片設(shè)計，并盡可能設(shè)計較短的封裝鍵合線，從而使封裝盡可能小。然后 PCB 設(shè)計師，通常一直怨聲載道，拿起封裝 IC，絞盡腦汁找出布線信號的方法，而這看上去總像是錯放在某個管腳或焊球上。

　　隨著如今 SoC 復(fù)雜程度的不斷增加，以及多芯片封裝的發(fā)展，各公司已開始認(rèn)識到 IC、封裝基底和 PCB 設(shè)計組之間交叉領(lǐng)域協(xié)作的價值。由于高管腳數(shù)目器件具有成本敏感性這一特點，工程師不得不重新考慮在對復(fù)雜的 IC 封裝變量進行折衷的同時，如何規(guī)劃和優(yōu)化芯片的 I/O 布局。并且針對多個板級平臺進行所有這些工作。現(xiàn)在，各種工具的出現(xiàn)讓封裝和 PCB 的設(shè)計成為一個合作、相互受益的過程。

　　認(rèn)知設(shè)計

　　要最大程度地發(fā)揮作用，EDA 工具應(yīng)當(dāng)清楚知道會在其他過程中用到的工具。在封裝和PCB 設(shè)計領(lǐng)域，相互之間的認(rèn)識很少。誠然，F(xiàn)PGA 管腳輸出可以在一定范圍內(nèi)由用戶定義，但“標(biāo)準(zhǔn)”元件一般沒有這樣的選項。

　　讓工具清楚設(shè)計及產(chǎn)品設(shè)計到工藝流程中的其他環(huán)節(jié)，這些工具就能在更短的時間內(nèi)合作并交付出更好的系統(tǒng)設(shè)計。此外，標(biāo)準(zhǔn) IC 芯片能以不同方式封裝，這取決于終端產(chǎn)品的外形參數(shù)，從而為各種方式實現(xiàn)更為優(yōu)化的解決方案。

　　工具之間如何快速地進行相互認(rèn)知，然后合作交付出更優(yōu)的設(shè)計呢？使用相同 CPU 芯片的智能手機和平板電腦的設(shè)計便可以完美地說明這一模式。顯然，許多移動設(shè)備公司正在進行這樣的嘗試。

　　然而，相比智能手機，平板電腦的PCB基板上可用面積顯然更大，其約束也更少。因此，平板電腦上的 CPU 封裝可能更大，有不同的管腳輸出，或者可能比智能手機上的 CPU 功耗更大功率。因此，單個“標(biāo)準(zhǔn)”封裝可能并非最佳應(yīng)用封裝。

　　現(xiàn)在，使用新工具，設(shè)計師能配置芯片，從封裝的視角“看看”設(shè)計，再轉(zhuǎn)移到 PCB（傳統(tǒng)方法），或先了解 PCB 設(shè)計要求，再返回到封裝設(shè)計中。而且，他們能拿到每個使用該 CPU 的產(chǎn)品，再從 PCB 回過頭來設(shè)計專門為此進行設(shè)計優(yōu)化的最佳封裝。

　　從封裝觀點來看，物理設(shè)計規(guī)則由 PCB 設(shè)計要求決定。然后，工具與規(guī)則和封裝設(shè)計師交互合作，交付出適用于該芯片特定應(yīng)用的最佳封裝。這種相對較快的封裝設(shè)計方法還能探索不同的創(chuàng)意，以快速找到最佳方案。

　　優(yōu)點

　　工具認(rèn)知設(shè)計具有顯著的優(yōu)點，并且其能夠在任何設(shè)計領(lǐng)域中進行設(shè)計優(yōu)化。首先，其能更加容易地定制多個封裝設(shè)計，以便按照所需的外形參數(shù)最佳地利用給定的元器件。然后從多個“假設(shè)分析”情境審視設(shè)計，如更小的封裝、更少的成本、最簡單的扇出和出口等。其次，由于存在大量管腳，利用電子表格和管腳列表進行封裝設(shè)計就顯得力不從心。當(dāng)人工輸入數(shù)以百計的管腳數(shù)據(jù)時，錯誤率幾乎為 100%。當(dāng)然，其優(yōu)點還包括：質(zhì)量的提高、獲得適合外形參數(shù)的最佳封裝、錯誤的減少以及在整個系統(tǒng)設(shè)計中節(jié)省大量的時間。

關(guān)注[恒成和線路板]微信公眾平臺，了解更多行業(yè)資訊和最新動態(tài)！（微信號：PCBHCH）